Laboratorio 13 - Verilog

Universidad Distrital Francisco José de Caldas

Facultad de Ingeniería

Ingeniería Electrónica

Laboratorio Fundamentos de Circuitos Digitales

Decodificador Display 7 segmentos usando Verilog

Gerson Tovar

Código: 20162005461

En éste laboratorio se implementará l decodificador matricial de la práctica 11, pero usando verilog. El objetivo de la práctica es aprender a usar los recursos del sistema y obtener más herramientas para implementar distintos tipos de elementos circuitales.

Materiales.

-PSoC 5LP
-Psoc creator
-Tarjeta de desarrollo 
-Display 7 segmentos cátodo común.
-Teclado matricial
-Jumpers para conexión.

Metodología.

Para la primera parte se debe crear un archivo Verilog para poder hacer el código que hará funcionar el decodificador.

Código Decodificador Dislpay 7 sgementos en Verilog.

La codificación se hace siguiendo las ecuaciones de salida de la tabla de verdad que se ha visto en anteriores prácticas.

Esquemático Decodificador Display 7 segmentos usando Verilog.

Para comparar, se implementa también el decodificador usando compuertas.

Esquemático Decodificador Display 7 segmentos usando Compuertas.

Luego se compara el uso de recursos para ambos casos.

Recursos usados con Verilog.

Recursos usados con Compuertas.

Análisis de resultados.

-El uso de Verilog no ha tenido diferencia en el consumo de recursos. Se puede observar que ambos métodos consumen los mismos recursos.

Conclusiones.
-Con el uso de Verilog se puede implementar distintas herramientas que pueden marcar la diferencia en próximas prácticas, ya que serán más complejas y usarán más recursos.